В 2018 году Intel приобрела eASIC разработчика структурных ASIC, интересных и перспективных устройств, представляющих собой нечто среднее между классическим ASIC и FPGA. Как и в случае со всем известным производителем FPGA, компанией Altera, миграция eASIC в The Intel Company была постепенной предыдущие наработки шаг за шагом заменялись на более современные, унифицированные с другими продуктами Intel. И вот мы фиксируем знаковое событие: новая линейка eASIC N5X совместима с FPGA компании, то есть имеет полное право называться Intel eASIC N5X. Давайте посмотрим на характеристики этой линейки, а заодно вспомним, что представляет из себя структурный ASIC.
Итак, для начала о сущности структурных ASIC. Как уже говорилось, их можно назвать гибридом ASIC и FPGA. Инженеры создают прототип с использованием FPGA, но не тратят время на оптимизацию его схемотехники, а изготовляют на его основе чип с фиксированной архитектурой. Благодаря этому он работает быстрее, чем образец с настраиваемыми блоками, хотя и лишается преимущества гибкости. Однако время на его разработку сравнимо с FPGA, а не ASIC экономится до 6 месяцев.
Вклад eASIC состоит в том, что используется однотрафаретная
оптимизация слоя для замены SRAM-маршрутизации на сквозную, что
существенно уменьшает стоимость производства. eASIC также
предоставляет фиксированные библиотеки для ячеек, также
однослойные, что еще больше уменьшает потребление, размер кристалла
и срок выхода на рынок. Также дизайнеры могут пропустить
стандартные при создании ASIC процедуры, такие как балансировка
синхронизации, анализ целостности сигналов, тест ослабления питания
и другие. Таким образом, структурные ASIC можно охарактеризовать
как FPGA, которые далее нельзя программировать, обладающие лучшими
качествами как FPGA, так и ASIC.Применительно к серии N5X преимущества eASIC выглядят следующим образом: на 50% потребляется меньше энергии по сравнению с FPGA и на те же 50% сокращается время разработки по сравнению с ASIC на основе ячеек. Помимо всего прочего, совместимость процессорного блока с FPGA Agilex означает, что:
- eASIC имеет 4-ядерный ARM процессор, контроллер памяти и большой набор интерфейсов ввода-вывода (подробнее в табличке ниже);
- eASIC оснащен блоком аппаратного шифрования и аутентификации Secure Data Manager;
- при проектировании eASIC можно пользоваться мощным пакетом FPGA-разработки Intel Quartus Prime.
Серия N5X будет выпускаться в 5 вариантах с различным количеством внутренних элементов, размер упаковки от 27x27 до 50x50 мм, корпус от FC676 до FC2397. Максимальные характеристики серии приведены в таблице.
| Техпроцесс | 16 нм |
| Эквивал. вентилей ASIC | До 88 млн |
| Память | До 229 Мб |
| Регистры | До 158 тыс. 128-битных файлов |
| Трансиверы | 32 Гб/с, до 80 |
| Процессор | 4-ядерный, 64-бит ARM Cortex-A53, до 1.5 ГГц, кеш 1 Мб |
| Память | DDR4/LPDDR4/LPDDR4x 3200 |
| Интерфейсы IO | USB 2.0x2, 1G eMac* x3, UART x2, SPI x4, I2C x5, GPIO x1114 |
| Безопасность | AES-256/SHA-256, ECDSA 256/384 boot code authentication, Vendor authenticated boot (VAB), Secured data object storage (SDOS) |
